(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-270521

(43)公開日 平成9年(1997)10月14日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	ΡI			技術表示箇所
H01L	29/786			H01L	29/78	618F	
	27/08	331			27/08	3 3 1 E	
	21/336				29/78	613A	
						627E	

審査請求 有 発明の数1 OL (全 5 頁)

(21)出願番号

特顯平8-328110

(62)分割の表示

特顧昭62-72368の分割

(22)出顧日

昭和62年(1987) 3月26日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 竹中 敏

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外2名)

## (54) 【発明の名称】 薄膜トランジスタの製造方法

### (57)【要約】

【課題】立ち上がりが急峻でVthが小さくてOFFり ーく電流が小さい多結晶シリコン薄膜トランジスタを提 供する。

【解決手段】第1 導電型多結晶シリコン薄膜トランジスタと第2 導電型多結晶シリコン薄膜トランジスタとを有する薄膜トランジスタの製造方法において、絶縁基板上に前記第1 導電型多結晶シリコン薄膜トランジスタの第1 多結晶シリコン薄膜と前記第2 導電型多結晶シリコン薄膜トランジスタを形成する工程 t、前記第1 及び第2 多結晶シリコン薄膜の両方に第1 導電型の不純物を低濃度にドーピングする工程とを有する。



#### 【特許請求の範囲】

【請求項1】 絶縁性透明基板上に、Nチャネル多結晶 シリコン薄膜トランジスタとPチャネル多結晶シリコン 薄膜トランジスタとを有するCMOS型多結晶シリコン 薄膜トランジスタにおいて、ゲート電極形成前に、ボロ ンをチャネルドーピングする工程とゲート電極形成後に 水素プラズマ処理工程あるいは水素イオン打込み工程あ るいはプラズマ窒化膜形成工程とを有することを特徴と する薄膜トランジスタの製造方法。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、透明性絶縁基板上 に形成されるアクティプマトリクスあるいはイメージセ ンサーの画素のスイッチング素子あるいは駆動用回路に 用いられるCMOS (Complementary-M etal-Oxide-Semiconductor)型 多結晶シリコン薄膜トランジスタにおいて、低駆動電圧 で大電流が得られ、さらに両チャネルトランジスタのス レッシホルド電圧の絶対値が一致するCMOS型多結晶 シリコン薄膜トランジスタ及びその製造方法に関する。 [0002]

【従来の技術】多結晶シリコンにおいては、結晶粒界に 存在するダングリングボンドなどの欠陥が、キャリアに 対するトラップ準位あるいは障壁として働くと一般的に 考えられており (たとえば、John Y. W. Set o, J. Appl. Phys., 46, 5247 (19 75) など) 従って多結晶シリコン薄膜トランジスタの 性能を向上させる為には、前記欠陥を低減させる必要が ある。(たとえば、J. Appl. Phys. , 53 による前記欠陥の終端化が行なわれており、その中でも 代表的な方法が、水素プラズマ処理(たとえば、応用物 理学会. 1986年秋季大会予稿集、講演番号27p-Q-5, 水素プラズマに関しては、電子材料1981年 1月号p124参照)あるいはプラズマ窒化膜の形成 (電子通信学会技術研究報告SSD83-75,23ペ ージ) である。これらの方法を用いるとスレッシュホル ド電圧(以下Vthと記す。)の絶対値が小さくなりサ ブスレッシュホルド領域の立ち上がりが急しゅんにな る。

## [0003]

【発明が解決しようとする課題】しかし、前述の従来技 術では、Vthのシフトという問題が無視できなくな る。 つまりNチャネルトランジスタがデプレッション方 向にシフトしてOFFリーク電流が上昇し、Pチャネル トランジスタがエンハンスメント方向にシフトするとい う問題点を有するのである。(電子通信学会技術研究報 告SSD83-75, 23ベージ参照) この原因として はプラズマにさらされる事により、ゲート酸化膜中に正 ている為だと考えられる。従って、多結晶シリコン薄膜 をあらかじめP型にしておけば、水素プラズマ処理によ る前述のようなトランジスタ特性のシフトの問題を解決 できる。

【0004】本発明は、このような水素プラズマ処理工 程あるいは水素イオン打込み工程あるいはプラズマ窒化 膜形成工程に共なうトランジスタ特性の異常シフトの問 題を解決し、Vthの絶対値が小さくてサブスレッシュ ホルド領域の立ち上がりが急しゅんでさらにPチャネル 10 及びNチャネル共にそのVthの絶対値がほぼ等しいC MOS型多結晶シリコン薄膜トランジスタを提供するこ とを目的としている。

#### [0005]

【課題を解決するための手段】本発明のCMOS型多結 晶シリコン薄膜トランジスタ及びその製造方法は、絶縁 性透明基板上にNチャネル多結晶シリコン薄膜トランジ スタとPチャネル多結晶薄膜トランジスタとを有するC MOS型多結晶シリコン薄膜トランジスタにおいて、ゲ ート電極形成前に、ボロンをチャネルドーピングする工 20 程と、ゲート電極形成後に水素プラズマ処理工程あるい は水素イオン打込み工程あるいはプラズマ窒化膜形成工 程とを有することを特徴とする。

#### [0006]

【発明の実施の形態】図1により、本発明の実施例を工 程図に従って説明する。同図(a)において、絶縁性透 明基板1-1上に無添加多結晶シリコン薄膜の島1-2 を形成する。前記無添加多結晶シリコンは、減圧CVD などで堆積させられる。さらに島1-2はフォトエッチ ングで形成される。次にウェハ全面にわたってイオン打 (2)、1198(1982)など)その目的で、水素 30 込み法によって、多結晶シリコンに対してP型不純物で あるボロンをチャネル打込みしてライトP型多結晶シリ コンにする。1-3はボロンビームを示す。ただし、V thのシフト量が1ボルト程度で、抵抗率が低下しない くらいの打込み量に設定する必要があり、およそ1012 c m-2, から1013 c m-2程度が適当である。続いて同 図(b)で示すように熱酸化によリゲート酸化膜1-4 を形成する。ゲート酸化膜形成後にチャネルドーピング する方法もあるが、この場合ゲート酸化膜へのイオン打 込みによるダメージが考えられ(たとえば応用物理、第 54巻、第12号,1268ページ1985年参照) 素 子のプラズマに対する耐性が劣化することが予想され る。従って、本実施例のようにゲート酸化膜形成前にチ ャネルドーピングするほうが良いものと考えられる。同 図(C)、(d)はCMOS構造を製造する一般的な工 程である。1-5はゲート電極であり、該ゲート電極を マスクとし、ボロン及びリンを選択的にイオン打込み し、ソース及びドレイン部を形成する。(d)に示すよ うにPチャネル多結晶シリコン薄膜トランジスタ1-8 及びNチャネル多結晶シリコン薄膜トランジスタ1-9 の固定電荷が形成され、チャネル部が常に負に誘起され 50 を形成する。1-6はボロン打込み領域、1-7はリン

打込み領域を示す。水素イオン打込み方の場合はここの

状態で行なう。次に層間絶縁膜を形成する。該層間絶縁 膜としてプラズマ窒化膜Si3 N4 を用いると多結晶シ リコンの水素化が層間絶縁膜形成と同時に達成される。 同図(e)に示すように層間絶縁膜1-10にCVDS i Ozなどを用いた場合は、続いて水素プラズマ処理を 行なう。1-11は水素プラズマにより発生した反応性 の高い水素ラジカルを示している。水素プラズマは、平 行平板型の一般的なプラズマ装置とH2 ガスを用いるこ とにより簡単に得ることができる。一方、水素プラズマ 10 処理工程は、コンタクト電極を形成した後に行なって も、何ら問題はない。

【0007】以上述べたように本実施例によれば、従来 の水素プラズマ処理でNチャネル多結晶シリコン薄膜ト ランジスタがデプレッション方向にシフトし、そしてP チャネル多結晶シリコン薄膜トランジスタがエンハンス メント方法にそれぞれシフトするという異常シフトの問 題を、チャネル部の多結晶シリコンにボロンを低濃度

(1012 cm-2から1013 Cm-2程度) にチャネルドー ピングしてライトP型多結晶シリコンにしたことにより 20 防止することができる。従って、水素プラズマ処理によ る多結晶シリコンの欠陥の低減という長所を最大限に利 用することが可能となった。つまり、サブスレッシュホ ルド領域の立ち上がりが急しゅんとなり、Vthの絶対 値が低減され、しかもNチャネル、Pチャネル共にその Vthの絶対値の大きさが一致するというすぐれた特性 を持つCMOS型多結晶シリコン薄膜トランジネタの実 現が可能となる。第2図にNチャネル多結晶シリコン薄 膜トランジスタに対する本発明の効果を示す。この図は 発明者が実験して得たデータである。横軸はゲートとソ 30 ース間電圧Vgsであり、たて軸はドレイン電流 Ipsの対 数である。測定はドレインとソース間電圧Vosを5Vで 行なった。破線2-1の曲線が従来方法による結果であ り、実線2-2の曲線がボロンのチャネルドーピングを 行なった本発明の実施例による結果である。ただし、チ ャネルドーピングはゲート酸化膜形成後に行ない、打込 み量はポロン5×10<sup>12</sup> c m<sup>-2</sup>である。これらの結果か

らわかるように、従来方法ではNチャネル多結晶シリコ ン薄膜トランジスタがデプレッション方向に異常にシフ トするのに対し、本発明の結果は、まったくシフトして おらず本発明の効果は非常に大きいものである。

【0008】例えばアクティプマトリクス基板に本発明 を用いるとOFF電流が小さいので高コントラストなア クティブマトリクス基板が実現できる。また、CMOS 構造である為、シフトレジスタ回路 (S/R) と光電変 換素子を同一基板に作り込んだイメージセンサーにも応 用することができ、前記イメージセンサーの高速読み取 りや大型化、あるいはカラー化などに対して大きな効果 が期待される。低消費電力化にもなるのでローコスト化 にも役に立つ。また低電圧化も可能となるので、素子の 信頼性向上にもつながる。

#### [0009]

【発明の効果】以上述べたように、本発明によれば、立 ち上がりが急しゅんでVthが小さくてOFFリーク電 流が小さくてさらにNチャネルとPチャネルのVthの 絶対値がほぼ一致したすぐれたCMOS型多結晶シリコ ン薄膜トランジスタを実現することを可能にするので、 イメージセンサーなどのデバイスの高速動作低消費電力 化及び高信頼化などの要求項目に対し非常に大きな効果 をもたらすものである。

#### 【図面の簡単な説明】

【図1】(a)から(e)は、本発明におけるCMOS 型多結晶シリコン薄膿トランジスタの工程図である。

【図2】 Nチャネル多結晶シリコン薄膜トランジスタ に対する本発明の効果を従来例と比較する為に示したト ランジスタ特性図である。

## 【符号の説明】

1-2; 多結晶シリコン

1-8;ボロンビーム


1-5;ゲート電極

1-11; 水素ラジカル


2-1; 従来例によるトランジスタカーブ

2-2; 本発明実施例によるトランジスタカーブ





#### 【図2】



#### 【手続補正書】

【提出日】平成9年1月8日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

### 【特許請求の範囲】

【請求項1】 第1導電型多結晶シリコン薄膜トランジスタと第2導電型多結晶シリコン薄膜トランジスタとを有する薄膜トランジスタの製造方法において、

絶縁性基板上に前記第1導電型多結晶シリコン薄膜トランジスタの第1多結晶シリコン薄膜と前記第2導電型多結晶シリコン薄膜トランジスタの第2多結晶シリコン薄膜を形成する工程と、

前記第1多結晶シリコン薄膜のチャネルとなる領域及び前記第2多結晶シリコン薄膜のチャネルとなる領域の両方に第1導電型の不純物を低濃度にドーピングする工程と、

前記第1及び第2多結晶シリコン薄膜上に絶縁膜を介してゲート電極を形成する工程と、

前記第1多結晶シリコン薄膜に選択的に第1導電型の不 純物を高濃度にドーピングし、前記第2多結晶シリコン 薄膜に選択的に第2導電型の不純物を高濃度にドーピングして、前記第1及び第2導電型多結晶シリコン薄膜トランジスタのソース及びドレインを形成する工程と、前記ソース及びドレインを形成後に、水素処理を施す工程とを有し、

前記第1 導電型の不純物を低濃度にドーピングするドーピング量を 10<sup>12</sup> c m<sup>-2</sup>から 10<sup>13</sup> c m<sup>-2</sup>に制御することを特徴とする薄膜トランジスタの製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正内容】

[0001]

【発明の属する技術分野】本発明は、アクティブマトリクスあるいはイメージセンサーの画素のスイッチング素子あるいは駆動用回路に用いられるCMOS(ComplementaryーMetalーOxideーSemiconductor)型多結晶シリコン薄膜トランジスタの製造方法に関する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

[0005]

【課題を解決するための手段】本発明は、第1導電型多結晶シリコン薄膜トランジスタと第2導電型多結晶シリコン薄膜トランジスタとを有する薄膜トランジスタの製造方法において、絶縁性基板上に前記第1導電型多結晶シリコン薄膜トランジスタの第1多結晶シリコン薄膜と前記第2導電型多結晶シリコン薄膜トランジスタの第2多結晶シリコン薄膜を形成する工程と、前記第1多結晶シリコン薄膜のチャネルとなる領域及び前記第2多結晶シリコン薄膜のチャネルとなる領域及び前記第2多結晶

シリコン薄膜のチャネルとなる領域の両方に第1 導電型の不純物を低濃度にドーピングする工程と、前記第1及び第2多結晶シリコン薄膜上に絶縁膜を介してゲート電極を形成する工程と、前記第1多結晶シリコン薄膜に選択的に第1 導電型の不純物を高濃度にドーピングして、前記第1及び第2導電型多結晶シリコン薄膜トランジスタのソース及びドレインを形成する工程と、前記ソース及びドレインを形成なる工程と、前記ソース及びドレインを形成後に、水素処理を施す工程とを有し、前記第1 導電型の不純物を低濃度にドーピングするドーピング量を1012 cm-2から1013 cm-2に制御することを特徴とする。

PAT-NO: JP409270521A

DOCUMENT-IDENTIFIER: JP 09270521 A

TITLE: THIN FILM TRANSISTOR MANUFACTURING

METHOD

. . . . .

PUBN-DATE: October 14, 1997

INVENTOR - INFORMATION:

NAME

TAKENAKA, SATOSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY SEIKO EPSON CORP N/A

APPL-NO: JP08328110

APPL-DATE: December 9, 1996

INT-CL (IPC): H01L029/786, H01L027/08, H01L021/336

## ABSTRACT:

PROBLEM TO BE SOLVED: To prevent an abnormal shift of the transistor characteristic by the channel doping of boron at specified concn. in a polycrystalline Si of channels to form a light p-type polycrystalline Si.

SOLUTION: Islands of nondoped polycrystalline Si film 1-2 are formed on an insulative transparent substrate 1-1, then a p-type impurity, i.e., B is channel- implanted into the Si 1-2 by the ion implanting over the entire surface of a wafer to form a light p-type polycrystalline Si wherein the implanting is set so that the threshold voltage is about IV

and the resistivity is not reduced and hence the doping quantity of B is controlled to be 10<SP>12</SP>cm<SP>-2</SP>-10<SP>13</SP>cm<SP>-2</SP>. A gate oxide film 1-4 is formed by the heat oxidation. Then a CMOS structure is formed by the general process. Thus it is possible to prevent an abnormal shift of the transistor characteristic.

COPYRIGHT: (C) 1997, JPO

. . . .

DERWENT-ACC-NO:

1997-556861

DERWENT-WEEK:

199906

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

. .

CMOS polycrystal silicon@ TFT

manufacture for switching

element of image sensor - involves

hydrogen plasma

processing, hydrogen ion implanting

process or plasma

nitride film formation process after

doping channel with

predetermined impurity and before

gate electrode

formation

PATENT-ASSIGNEE: SEIKO EPSON CORP[SHIH]

PRIORITY-DATA: 1987JP-0072368 (March 26, 1987),

1996JP-0328110 (March 26,

1987)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES JP 09270521 A

MAIN-IPC October 14, 1997

N/A

005 H01L 029/786

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 09270521A

Div ex

1987JP-0072368

March 26, 1987

JP 09270521A

N/A

1996JP-0328110

March 26, 1987

INT-CL (IPC): H01L021/336, H01L027/08, H01L029/786

RELATED-ACC-NO: 1988-319861, 1999-067036

ABSTRACTED-PUB-NO: JP 09270521A

**BASIC-ABSTRACT:** 

The method involves forming channel areas by doping respective impurities on a transparent insulated substrate.

Hydrogen plasma process, hydrogen ion implanting process or plasma nitriding film formation process are performed after doping channel with predetermined impurity and before gate electrode formation.

ADVANTAGE - Enables to obtain TFT with high speed operation and high reliability. Reduces power consumption of image sensor.

CHOSEN-DRAWING: Dwg.1/2

TITLE-TERMS: CMOS POLYCRYSTALLINE SILICON@ TFT MANUFACTURE SWITCH ELEMENT IMAGE

SENSE HYDROGEN PLASMA PROCESS HYDROGEN ION IMPLANT PROCESS PLASMA

NITRIDE FILM FORMATION PROCESS AFTER DOPE CHANNEL PREDETERMINED

IMPURE GATE ELECTRODE FORMATION

DERWENT-CLASS: L03 U11 U12

CPI-CODES: L04-C02; L04-C02B; L04-C07D; L04-C12B; L04-E01;

EPI-CODES: U11-C02B; U11-C02J6; U11-C18A3; U12-B03A;

UNLINKED-DERWENT-REGISTRY-NUMBERS: 1532U

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1997-177833 Non-CPI Secondary Accession Numbers: N1997-464149

06/08/2004, EAST Version: 1.4.1